hello,
Je ne comprends pas quand il faut utiliser "end entity" au lieu de "Nom_de_entity" en VHDL.
 
Merci

c'est libre, tu fais comme tu veux selon la lisibilité du code que tu souhaites
 
tu as les deux choix:
 

• end entity
• end Nom_de_entity

et tu peux même carrément être très explicite en combinant les deux dans cet ordre:
 

• end entity Nom_de_entity

 
Et je te conseille d'utiliser la dernière solution, c'est plus explicite.