Petit slide Intel pas fait pour la presse, qui donne un (tout petit) complément d'infos : http://www.intelsalestraining.com/ [...] Pointc.pdf
Au conditionnel, "10x" la latence de la DRAM.
Je retiens le "Transforming memory hierarchy" qui va effectivement avec ce qui était sous entendu avec Purley, mais je me demande comment Intel va gérer ca en pratique. Il peut y avoir un intérêt a de la DRAM quand même sur la plateforme si il y a un ordre de magnitude entre XPoint et la DRAM (et au minimum pour la question de l'endurance). Donc soit proposer des plateformes avec au choix DDR4 et "DIMM XPoint", plus probablement un mix des deux, ou alors de (très) gros L4 "on package" pour faire l'intermédiaire. Tout dépend des performances réelles pratiques, il y a beaucoup d'endroit sur serveur ou sacrifier de la latence vs capacité est un excellent compromis (larges bases de données par exemple).
Et sinon tout en bas en petit, il est confirmé que c'est bien la latence qui est utilisée pour les comparaisons 1000x !