Samsung vient d'annoncer qu'il avait lancé la production en volume de puces mémoires de 1 Go en DDR4 gravées en 20nm. Pour rappel la production de la DDR4 ...
Lire la suite ...

Juste pour rappel, l'histoire de "classe" correspondrait à un process hybride combinant des couches en 40nm et 20nm, j'avais fait passer un lien dans un commentaire ici-même qui tendait à le prouver (analyse microscopique de la structure)...
 
Les condensateurs sont en 20nm et les transistors en 40nm, ou une combinaison similaire, ce qui permet de limiter la perte de place liée à l'isolation entre lignes et colonnes et donc d'avoir un process pas cher mais dense.
 
Ce qui intriguait l'auteur était l'absence de "blancs" dans les condensateurs, expliquant du coup la densité élevée, alors que les lignes de commandes étaient organisées de façon exotique compte tenu de ça.
 
Le terme de "classe" servirait donc à qualifier une densité pratique et pas une finesse de gravure.

Un peu ancien, process Hynix. Mais c'est toujours intéressant :
http://www.maltiel-consulting.com/ [...] ayout.html

La taille de l'élément servant à la désignation officielle de la taille du process et le flou autour d'un "20nm class" sont deux choses différentes.

Les pitchs bitline/wordline/sti égaux c'est une autre époque, désormais c'est basé sur le plus petit des trois. Le souci bien entendu c'est qu'on a une densité qui ne s’accroît pas forcément aussi vite que le laisse pensé le nom du process, exemple en passant du 44nm au 31nm chez Hynix sur ton lien on pourrait s'attendre à une densité doublée alors qu'elle est multipliée par 1.67. Idéalement il faudrait que les constructeurs communiquent sur la surface de la cellule mémoire ou la taille du die complet mais bon.

Pour en revenir au 20nm vs 20nm class, cela ne signifie pas qu'ils ont aligné les pitchs bitline/wordline/sti. Cela veut dire qu'ils sont cette fois en 20nm (probablement niveau sti toujours). Auparavant le 20nm class chez Samsung a été mesuré à 26nm (en LPDDR3) ou 27nm (en NAND).

Retrouvé l'article en question : http://www.chipworks.com/en/techni [...] eneration/
 
La conclusion résume assez bien : le 3xnm Samsung serait composé des cellules de RAM (condensateurs) de type 4F² en 48nm et d'une partie active en 32nm incomplètement peuplée, le tout permettant une densité digne d'un process 39nm.

Non, ce n'est pas ce que dit Chipworks. Chipworks ne dit pas qu'il s'agit d'un process hybride en 48 et en 32.  
 
La formule ITRS (2009, pour un blog de 2011) qu'utilise Chipworks donnait une relation entre deux mesures, des mesures de deux choses qui ont évoluées a des rythmes différents (ce qui est un grand classique de nos jours, voir le débat sur le half M1 pitch utilisé par Intel) et donc la formule ne marche plus, c'est ce qu'ils expliquent bien en conclusion. Selon par quel bout on prend la formule on obtient des résultats différents.
 
Un extrait d'ITRS 2012 ( http://www.itrs.net/links/2012itrs [...] erview.pdf ) :  

 
Il y a un problème avec les anciennes formules qui ne collent plus et l'ITRS propose des solutions qui sont avant tout des recommandations et que personne n'utilise forcément de la même manière. En pratique la roadmap de l'ITRS définit clairement les valeurs techniques (sur ITRS 2012 c'est 1/2 x uncontacted poly qui fait foi) et l'ITRS définit tous les concepts autour comme "l'equivalent scaling" et tout ce qui va avec pour faire des comparaisons de densité.  
 

Merci pour ce complément d'infos

En tout état de cause, c'est bien l'explication du terme "classe" et ça n'est applicable dans le cas présent qu'à la DRAM.
 
J'ai été un peu vite en parlant de 32nm (en me basant sur la densité augmentée), il semblerait que ça soit juste l'agencement qui ait été revu de façon à transférer la cause de limitation de la densité sans améliorer vraiment le process (en terme de précision).
 
Au lieu d'avoir une structure régulière côté commande, elle est côté condensateurs et un motif est créé là où il a moins d'impact sur la densité.
 
Je ne sais pas comment ça se transpose à d'autres utilisations par contre, la DRAM étant vraiment un cas particulier.

En quoi c'est l'explication du terme classe ?!?!?!
 
http://en.wikipedia.org/wiki/10_nanometer

 
http://global.samsungtomorrow.com/?p=23621

 
Rien de plus, rien de moins.