TSMC tenait la semaine dernière à San José son symposium, une conférence au cours de laquelle le fondeur taiwanais a partagé des détails inédits sur ses ...
Lire la suite ...

Sachant qu'un atome de silicium mesure 0.1 nm, 70 atomes entres 2 pistes, c'est...

Il y a un souci avec le tableau entre le 3nm et 1.5nm il n'y a absolument aucun changement dans les caractéristiques.

Vous pensez que les gpu sauteront le 10 nm ?
Par contre en 7 nm du fait des 2 versions on aura des soc et gpu en même temps si j'ai bien compris ?
Pas un an après comme avec le 16 nm.

Oui chez TSMC aumoins.
 

En théorie ca peut aider, mais y'a pleins de facteurs qui jouent comme le cout, les yields, la dispo, ce que font les acteurs mobiles gros volume...

Chez Samsung le 7 nm c'est pour quand ?
Globalfonderie feront leur 10 et 7 nm avec IBM suite au rachat de leurs usines.
Ils en sont ou ?

Très intéressant ce 16FFC en effet.
Vu qu'Intel cale ce sera aussi intéressant de voir ce que sortira Apple lors du 7nm...

70x8x0.11/sqr(3) (paramètre de maille diamant).
TSMC ne semble pas entrevoir autre chose que du Silicium.
Si le Gallium-Indium-Arsenic tient ses promesses, Intel devrait garder un avantage certain au niveau de l'efficience.
 

Tiens lulunico, il y a donc une chance que les gpu sautent le 10nm et passent par un refresh  (2ème "génération" ) du 14nm doté d'hbm1/2 et autre gddr5x dont seront peut être dépourvues les premières cartes 14nm.

10 nm sauté avec ces nouvelles informations.
Avant on pouvait penser que comme avec le 16 nm ça allait arriver 1 ans après donc 2018.
La 7 nm des 2018 avec le process haute performance si tout va bien.
Si non encore 1 an de retard donc 2019

C'est évoqué par TSMC comme l'une des pistes pour 5nm, parmi d'autres. TSMC (comme tout le monde dans le milieu) cherche la meilleure solution mais il n'y a rien d'évident, tout est question de compromis.

OLALALA ???
 
 

ZEN avec sa propre EDRAM ???        
 
Bon en tout cas merci pour ces nouvelles, entre ça et le TICKTOCKTOCK de Intel on a confirmation que y'aura une fenêtre bien précise où ça sera le plus rentable de faire un upgrade matos !
 

What ? Apple va "déjà" sortir un second SoC en 16nm ? Mais cette fois ça va être production exclusive chez TSMC du coup si ça utilise cette technique  

Apple est obligé.
Le 10 nm ne sera pas prêt pour nouvelles iphone.
Cette solution permet de faire un meilleur soc sans changer de gravure.
Dommage que Samsung n'a pas aussi cette technique car don 14 nm lpp qui remplace le 14 nm lpe de l a9 semble meilleur que le 16 nm finfet + de tsmc.

Question sur l'interposer.
Bon sa taille est limitée par les outils de lithographie, les lentilles j'imagine
 
Néanmoins, pourquoi il n'y a pas d'outils spécifiques qui sont développés pour permettre la conception d'interposer encore plus grand, sachant qu'un interposer n'a pas besoin d'une finesse de gravure très évoluée.
Bon je comprends que le marché est réduit, mais quand même, du multi-GPU sur interposer ça ça serait chouette, mais faut de la place .

Il y a des alternatives qui se développent, en utilisant du verre au lieu du silicium pour faire des interposer. Corning (connu pour ses écrans de smartphone) est l'une des sociétés qui bosse dessus avec d'autres. Pleins d'avantages niveau flexibilité/alignage et taille, et les vias s'appellent du coup des TGV (Through Glass Vias)
 
Un lien ici : http://www.3dincites.com/2014/06/g [...] ectc-2014/

Parler du back end en bas de la puce c'est pas courant.
A ce niveau, pas encore packagé, on représente le wafer gravé par le dessus, ie avec le back-end en haut

Quelques indications de Samsung en ce qui concerne le 10nm et le 7nm, chez SemiWiki :
 

 
https://www.semiwiki.com/forum/cont [...] ained.html
http://www.samsungsemiblog.com/fou [...] y-updates/

Pour l'EUV c'est bien moins sûr d'après la version officielle
 
Low: Will EUV be ready at 7nm?
 
B. Suh: We are reviewing the possibility of EUV adoption very carefully and readiness for mass production will be determined accordingly.