j'ai trouvé ca :
Un groupement d'intérêt constitué d'un grand nombre de constructeurs, baptisé PCI-SIG (PCI Special Interests Group), a vu le jour afin de faire évoluer le standard PCI. Des révisions du bus ont ainsi été publiées. La version 2.0 du 30 avril 1993 définit la géométrie des connecteurs et des cartes additionnelles et lui permet d'être cadencé à 66 MHz, contre 33 MHz pour la version 1.0, et double ainsi son taux de transfert théorique, pour atteindre 266 Mo/s en 32 bits.
Le 1er juin 1995, la révision 2.1 du bus PCI améliore son utilisation à 66 MHz. Les ingénieurs prévoient à cette époque une évolution progressive de la tension de signalisation de 5 V vers une signalisation en 3.3 V.
La version 2.2 du bus PCI, parue le 18 décembre 1998, permet le branchement à chaud des périphériques (hot plug).
La révision 2.3, éditée le 29 mars 2002, supprime la possibilité d'utiliser des cartes additionnelles 5V, mais garde la possibilité d'utiliser des cartes supportant les deux tensions pour assurer une compatibilité descendante. La révision 3.0 du standard PCI supprime toute possibilité d'utiliser des cartes compatibles 5V.
En septembre 1999, une évolution majeure du bus PCI voit le jour, baptisée PCI-X. Le bus PCI-X 1.0 supporte des fréquences de 66, 100 et 133 MHz. Le bus PCI-X est pleinement compatible avec le format PCI et permet ainsi d'utiliser des cartes additionnelles au format PCI conventionnel dans des emplacements PCI-X et vice-versa.
La révision 2.0 du bus PCI-X supporte des fréquence de 66, 100, 133, 266 et 533 MHz et permet d'atteindre des débits de l'ordre de 4.27 Go/s en 64 bits.