p'tite question sans grande importance...
les athlon:
FSB X 2 (DDR)
 
les P4:
fsb X 4 (QDR)
 
pourquoi amd utilise pas du QDR a la place de la DDR??
 
mesemble que les athlon serait plus vite...non?  

je suis curieux de lire la réponse ...

C'est une bonne question... J'aurais tendance à répondre : "Parce que". Mais bon, c'est toujours intéressant d'en discuter, alors je plante mon drapeau.
 
Quand à savoir si les AMD iraient plus vite avec ce système, je me demande si c'est seulement possible de le leur appliquer. La différence d'architecture le permet-elle?

Je pense que l'architecture des AMD ne leur permet pas d'exploiter un surplus de bande passante alors que c'est ce qu'il faut aux P4. Dans ce cas, pas la peine de passer au QDR.

Le bus EV7 vient en fait des Alpha. Et il est plus ancien que le FSB des P4 (je sais plus son nom )
D'autre part, le P4 a plus "besoin" d'un FSB rapide (même si les 2 en profiteraient)

ca serait cool d'avoir des athlon 3200+ @ 800mhz      

EV6 pour l'AMD
Et pour le P4 on parle de Quad Pumped

c surtout pour un pb de bande passante, en DDR le P4 est super limité par la bande passante alors quel'athlon, le DDR ca lui suffit

Oui, EV6
 
Ce serait pas "AGTL+" le nom du FSB du P4 ?
edit : non, c'est aussi le nom de celui du FSB des PIII    

mais,un athlon avec 4 X LE FSB,ca serait quant meme plus rapide...2-3%....non?

 
peut etre parce qu a l epoque ou AMD a sortie ses TB, la DDR etait le fleuron de la technologie (d ailleur a l epoque, tout le monde etait en SDR a l epoque)
 
 
puis, kke annee plus tard,( 2-3 il me semble) Intel a sortie son P4, je pense ka l epoque il on tout mise sur le FSB et c est en partenaria avec le fleuron de la technologie de cette epoque kil ce sont associe avec RAMBus ki lui fournissait de la RAM capable de tenir le 400Mhz.
 
probleme, RAMBus coutait super chere et il ont donc du repasser en SDR (la DDR leur etant interdit a cause du contract avec RamBus). Imagine, un P4 prevu pour tourner avec un bus de 400 tourner avec un bus de 133 ? ca aurrait ete la cata, il on donc fait une bus de 4*100
 
Je pense ke mon explication est pas trop loin de la verite
en fait, ca ce resume a : etat de la technologie de la RAM au moment ou est sortie le CPU

Merci pour cette explication.
 
  Si quelqu'un a quelque chose à dire sur ce sujet ma foi fort intéressant, qu'il le dise.

http://www.onversity.com/cgi-bin/p [...] utonxy.y=0
 
En gros c'est lié au fait qu'initialement le p4 a été conçut pour fonctionner avec de la Rambus.
 
Ensuite...

Un système Amd en QDR ne gagnerait absolument RIEN tout simplement car l'archi Amd n'a pas été conçu pour...
 
Exemple simple Les Amd tournent correctement avec de la sdr, met de la sdr sur un P4 et tu verras le résultat (d'ailleurs on le connait puisqu'ils ont tenté le coup et ont vite oublié vu les perfs inférieures à un simple P3 coutant 2 fois - cher  )
 
Vous voyez bien d'ailleurs qu'en Amd le passage du fsb133 à 166 n'apportait déja quasiment rien (sur pas mal de topics il y a eu des discus sur l'interet pour une archi arrivant à bout de changer le standart donc de c.mères certifiées 166 de fsb...), celui de 166 à 200 c'est vraiment de la rigolade, alors un bus QDR 400 ? mouais si c pour gagner 0.00000001% de perfs dans le meilleur des cas sur un bench mémoire c suuuperrrrrr

Et pourtant le via KT 880 est théoriquement censer pouvoir tourner en QDR d'après ce que j'ai pu lire ... Ca n'apportera pas grand chose c'est clair mais sur papier la bande passante sera supérieur au Nforce 2 ...  

La référence des spécifications de l'Abit KV7 II : http://www.amdboard.com/abit_kv7ii.html
 

 
C'est pas un chipset prévu pour le dual-cpu en sus du dual-ddr par le plus grand des hasards?

 
oui, c est bien bo d avoir un tuyo capable de sortir 20 bars sur un diamettre de 2 metres si tu le rempli avec un compt goute ?

 
Aucune certitude mais ça n'en a pas l'air ... ( à confirmer ...)

Faut arrêter de tout confondre
 
Le KT880 utilisera de la mémoire DDR sur deux canaux, certes. Mais d'une part, ca reste toujours de la DDR, et d'autre part, le bus processeur reste inchangé, à savoir un bus EV6 avec un bus de données 64 bits ayant un fonctionnement DDR.
 
De plus comme l'a indiqué Mac Fly l'Athlon n'est pas, contrairement au Pentium 4, un gouffre à bande passante, et son architecture a donc été faite en conséquence (a moins que ce soit l'inverse )

 
Consulte l'adresse que j'ai mis juste en dessous ,tu comprendras ce je voulais dire (http://www.amdboard.com/abit_kv7ii.html) . Quand au reste ,je n'ai jamais dit le contraire , je constate c'est tout .

 
+1
les athlon XP se contentent très bien d'un fsb 133 ---> bande passante théorique de 2,1Go/s pour l'architecture ev6
quand au P4, il a une bande passante d'au moins 3Go/s pour un fsb de 400(100*4), de 4Go/s pour un fsb de 533(133*4)et  
de 5,8Go/s pour un fsb de 800(200*4)
il a donc besoin d'une mémoire avec une bande passante supérieure
pour qu'il n'y ait pas de goulot d'étranglement lors des échanges proc-mémoire
d'ou la mémoire QDR qui a une bande passante > DDR
avant il y avait la mémoire RAMBUS
mais le prix de ce genre de mémoire était prohibitif et donc il y a eu l'invention du dual channel qui permettait de doubler la bande passante de la DDR en ayant 2 barettes identique sur une CM
 

 
toutes les CM p4 DDR ne gèrent pas le dual et les perfs ne s'écroulent pas pour autant :
http://www.tomshardware.fr/article [...] &NumPage=1
 
Je comprends pas bien le fonctionnement du bus Quad Pumped avec la DDR d'ailleurs

Moi, je ne vois pas l'intéret d'appeler le bus athlon DDR, DDR étant l'abréviation de DDR-SDRAM, signifiant Doubled data rate - Synchronous Dynamic Random Access Memory .
 
En gros, le FSb est de la RAM pour vous
 
Le bus des athlons est l'EV6, Quad pumped pour les P4.
 
De plus, la DDR ne tourne pas deux fois plus vite mais envoie deux informations en même temps par cycle d'horloge. Parti de la, sur les 4 du bus quad pumped, on loge les deux et woot, ca passe.
 
Faut comprendre bien sur que y a pas que de la RAM que le CPU attends des infos heink... y a le DD, tout ca... les interruptions... blabla. Mais qu'importe.

Ok pour la QBM, mais là encore , quel est le rapport avec le sujet initial à savoir le bus processeur ?

DDR abréviation de DDR-SDRAM ? Barf.
 
Comme tu le dis DDR = Double Data Rate, ce terme est applicable à n'importe quel bus qui envoie deux fois les informations pour chaque cycle d'horloge. Comme c'est le cas pour l'EV6, on peut dire que ce bus est un bus DDR.

 
oula j ai e sentiment kil y a des erreur dans ce ke tu a dit:
 
1 : le CPU ne fonctionne k avec ses registre, les registre prenant les donnee de la Ram, prenant elle les info des I/O
2 : un CPU n attend jamis une interruption (d ou son nom)
3 : la je suis pas sur, mais la DDR il ne me semble pas ke la DDR envois 2 fois plus d info, ni (comme tu la dit) kelle travail plus vite, c est juste kelle envoi/recoi des info sur chaque fron d horloge.

c pas ce qui'l a dit ?  

 
OK ,je m'incline , je suis hors-sujet
 
A part ça ,au risque de dire n'importe quoi , le principe est différent mais le résultat au niveau de la bande passante est quasiment identique ,non ?
 
http://www.quadbandmemory.com/QBM/work.htm
 

Oui mais une barrette de QBM n'est a priori pas plus performante que deux de DDR, et pour un prix qui est supérieur, donc ...

 
De toute façon, AMD a choisit une voie plus originale pour son a64 : plus de fsb ! Le contrôleur mémoire est intégré au cpu...
 
http://www.x86-secret.com/articles/cpu/k8-2/a64-2.htm

 
Je n'ai pas compris ça comme ça vu qu'ils annoncent sur leur site que de la mémoire DDR I QBM peut atteindre la bande passante de la mémoire DDR II sans QBM donc il y'aurait un réel gain de bande passante pour un prix inférieur à de la DDR II .  
 

 
De toute façon c'est de la musique d'avenir vu qu'aucune barrette DDR I QBM ou DDR II n'est disponible pour le moment.

pas au chipset au pross directement  

 
gloups le vieux lapsus ! je corrige !

optitribe > Relis ton quote
 
"and future DDR I-400". Truc écris il y'a deux ans, now, la DDR400 est au même prix que la DDR266.
 
Sinon ma phrase faisait référence au QBM en simple canal, apparament VIA l'utiliserait en double canal ... tant mieux ! Par contre, de la à dire que ce sera moins cher que de la DDR2, il y'a un pas que je ne franchirais pas, mais alors pas du tout

Si le prix de la DDR I QBM est supérieur à de la DDR II , je crois qu'on peut déjà dire que c'est un concept mort-né et à mon avis ils en sont conscients ...

merci pour toutes ces réponses  

L'Athlon a pas forcement besoin de boucoup de BP, et c'est pas economiquement interesent pour AMD...
Et bus le bus ev6 est vieux... tres vieux puisqu'il existe depuis les premier Alpha... sortie en 1992... alors que le Quad Pumped date de la sortie des P4...
Sinon l'Athlon na pas besoin de beaucoup de BP car il possede un gros cache L1 tres rapide (128ko de L1 sur Bus DDR 128bits a la vitesse du CPU, 50Go/s sur un XP1900+)
le P4 na cassiment pas de cache L1 (8ko je croit, et elle est moin rapide, 25Go/s sur un P4 1.6Ghz)

 
ca m'étonnerais qu'il y ait vraiment un lien entre les besoins en bande passante et la taille du L1.
Je verrais plutot un lien avec la structure du L2 (la taille des lignes), la quantité totale de données en cache ou "l'agressivité" du dispositif de pre-fetching

si la cache L1 joue puisque comme il a une petite cache il doit faire beaucoup plus d'acces en ram...